西门子明导首席研发工程师黄宇:AI芯片的可测试性设计

随着集成电路工艺水平的提高，芯片的规模越来越大，如何在规模化生产中快速剔除不合格的芯片，减少芯片的测试周期和成本变得越来越重要，而这些都离不开DFT（Design for Test, 可测试性设计）。

可测试性设计是一种集成电路设计技术，主要任务是通过增加逻辑、替换元件以及增加引脚等方法设计特定的测试电路，同时对被测试电路的结构进行调整，提高电路的可测性，即可控制性和可观察性。在设计阶段添加这些结构虽然增加了电路的复杂程度，看似增加了成本，但是往往能够在测试阶段节约更多的时间和金钱。

目前，传统芯片的可测试性设计已经有了成熟完善的标准、方法和工具，那么在AI芯片时代，该如何进行芯片的可测试性设计呢？它与传统芯片的可测试性设计有什么不同呢？

4月25日晚8点，AI芯片设计系列课第二讲将开讲，由全球EDA三巨头之一西门子明导（Mentor）首席研发工程师黄宇博士主讲，主题为《AI芯片的可测试性设计》。

黄宇博士是IEEE高级会员，DAC, ITC, VTS, ATS, ETS, ASPDAC, NATW 等多个国际会议的组委会委员。拥有37项美国专利，发表了120篇国际论文，主要研究大规模集成电路的测试和诊断。本次讲解黄宇博士将重点从AI芯片的可测试性设计的方法、难点、注意事项等方面进行系统讲解。

课程信息

主题：AI芯片的可测试性设计

时间：4月25日

地点：「AI芯片」社群、智东西公开课小程序

课程内容

主题：AI芯片的可测试性设计

讲师：西门子明导（Mentor）首席研发工程师黄宇

提纲

1.芯片可测试性设计的重要性

2.从测试角度看AI芯片的特性

3.AI芯片的可测试性设计

4.案例分享

讲师介绍

黄宇，西门子明导首席研发工程师。目前在美国Portland，OR 工作。黄宇博士的研究领域包括大规模集成电路的测试和诊断，现在拥有37项美国专利，并发表了120篇国际论文。他是IEEE高级会员，也是DAC, ITC, VTS, ATS, ETS, ASPDAC, NATW 等多个国际会议的组委会委员。

入群路径

本次课程我们将设置主讲群，讲师将亲自入群交流。希望进入主讲群与老师认识和交流的朋友，扫描海报下方二维码添加智东西公开课联络员“大越（xdxaxx）”为好友，添加时请备注“姓名-公司-职位或姓名-学校-专业”，申请进入课程群交流。

社群规则

1、智东西社群坚持实名学习、交流和合作，入群后需要修改群昵称为：姓名-公司-所在领域，违者踢群；

2、禁止在群内广告和发送二维码等无关信息，违者踢群。